Dom > Razstava > Vsebine

Polje s programirljivimi polji Primerjave

Mar 11, 2019

Za ASIC

V preteklosti so bile FPGA počasnejše, manj energetsko učinkovite in na splošno dosegle manj funkcionalnosti kot njihovi stalni ASIC partnerji. Starejša študija je pokazala, da modeli, ki se izvajajo na FPGA, v povprečju potrebujejo 40-krat večje območje, 12-krat večjo dinamično moč in eno tretjino hitrosti ustreznih izvedb ASIC.


V zadnjem času, FPGAs, kot so Xilinx Virtex-7 ali Altera Stratix 5 so prišli na tekmece ustrezne ASIC in ASSP ("Application-posebni standardni del", kot samostojni USB vmesnik čip) rešitve z zagotavljanjem znatno zmanjšano porabo energije, povečana hitrost, nižji stroški materialov, minimalna izvedba nepremičnin in povečane možnosti za ponovno konfiguracijo "on-the-fly". Kjer je prej projekt lahko vključeval od 6 do 10 ASIC, lahko enako zasnovo dosežemo z uporabo samo ene FPGA.


Prednosti FPGA-jev vključujejo zmožnost ponovnega programiranja, ko so že nameščene (tj. "Na terenu"), da se odpravijo napake, in pogosto vključujejo krajši čas za trženje in nižje nepovratne stroške inženiringa. Prodajalci lahko prav tako opravijo srednjo pot preko prototipov FPGA: razvijajo prototipno strojno opremo na FPGA, vendar izdelujejo svojo končno različico kot ASIC, tako da je ne more več spreminjati po tem, ko je bila načrtovana.


Trendi


Xilinx je trdil, da številne tržne in tehnološke dinamike od februarja 2009 spreminjajo paradigmo ASIC / FPGA:


Stroški razvoja integriranih vezij so se agresivno povečevali

ASIC kompleksnost je podaljšala čas razvoja

Sredstva za raziskave in razvoj ter število zaposlenih se je zmanjševalo

Izgube prihodkov zaradi počasnega vstopa na trg so se povečevale

Finančne omejitve v slabem gospodarstvu so vodile nizkocenovne tehnologije.

Zaradi teh trendov je FPGA boljša alternativa kot ASIC za večje število aplikacij večjega obsega, kot so bile v preteklosti uporabljene, za kar podjetje pripisuje naraščajoče število FPGA zasnove.


Nekatere FPGA imajo zmožnost delne ponovne konfiguracije, ki omogoča, da se en del naprave ponovno programira, medtem ko se drugi deli nadaljujejo.



Kompleksne programljive logične naprave (CPLD)

Primarne razlike med kompleksnimi programirljivimi logičnimi napravami (CPLDs) in FPGA so arhitekturne. CPLD ima sorazmerno omejevalno strukturo, ki jo sestavljajo ena ali več programirljivih logičnih nizov, ki napajajo relativno majhno število takih registrov. Kot rezultat, CPLDs so manj prilagodljivi, vendar imajo prednost bolj predvidljive časovne zamude in višje razmerje logike na medsebojno povezovanje. [FPGA arhitekture], na drugi strani pa prevladuje povezovanje. To jih naredi veliko bolj prilagodljive (glede na vrsto modelov, ki so praktični za njihovo izvajanje), vendar so tudi veliko bolj zapleteni pri načrtovanju ali vsaj zahtevnejši programski opremi za elektronsko avtomatizacijo (EDA).


V praksi je razlikovanje med FPGA in CPLD pogosto velik, saj so FPGA običajno veliko večja glede na sredstva kot CPLD. Običajno samo FPGA vsebujejo bolj zapletene vgrajene funkcije, kot so seštevalniki, množitelji, pomnilnik in serijske naprave. Druga pogosta razlika je, da CPLDs vsebujejo vgrajeni pomnilnik flash za shranjevanje svoje konfiguracije, medtem ko FPGA običajno potrebujejo zunanji neobstojni pomnilnik (vendar ne vedno).


Kadar načrtovanje zahteva preprosto instant-on (logika je že konfigurirana pri napajanju), so CPLD-ji na splošno prednostni. Za večino drugih aplikacij so na splošno prednostne FPGA. Včasih se CPLD-ji in FPGA-ji uporabljajo v enem sistemu. V teh modelih, CPLDs ponavadi opravljajo lepilo logične funkcije, in so odgovorni za "škorenj" FPGA, kot tudi nadzor ponastavitev in zagonsko zaporedje celotnega vezja. Zato je glede na aplikacijo smiselno uporabiti FPGA in CPLD v eni sami zasnovi.

Varnostni vidiki

FPGA imajo tako prednosti kot slabosti v primerjavi z ASIC-ji ali varnimi mikroprocesorji, kar zadeva varnost strojne opreme. Fleksibilnost FPGA povzroča manjše tveganje zlonamernih sprememb med izdelavo. Prej, za mnoge FPGA, je bil načrtovan bitni tok izpostavljen, medtem ko ga je FPGA naložil iz zunanjega pomnilnika (običajno pri vsakem vklopu). Vsi večji proizvajalci FPGA zdaj ponujajo spekter varnostnih rešitev za oblikovalce, kot so šifriranje bitnega toka in avtentikacija. Na primer, Altera in Xilinx nudita AES šifriranje (do 256 bitov) za bitne trakove, shranjene v zunanjem pomnilniku flash.


FPGA-i, ki shranjujejo svojo konfiguracijo v nevtralni flash pomnilnik, kot je programska oprema Microsemi ProAsic 3 ali Lattice XP2, ne izpostavljajo bitnega toka in ne potrebujejo šifriranja. Poleg tega pomnilnik flash za pregledno tabelo zagotavlja zaščito za presledke pri enem dogodku za vesoljske aplikacije. Stranke, ki želijo večjo garancijo za odpornost proti poškodbam, lahko uporabijo enkratno, antifuse FPGA od proizvajalcev, kot je Microsemi.


S svojimi Stratix 10 FPGA in SoCs, Altera predstavil Secure Device Manager in fizično uncloneable funkcije za zagotavljanje visoke ravni zaščite pred fizičnimi napadi.


V letu 2012 so raziskovalci Sergej Skorobogatov in Christopher Woods pokazali, da so lahko FPGA izpostavljene sovražnim namenom. Odkrili so, da je bila kritična ranljivost v hrbtu izdelana v siliciju kot del programa Actel / Microsemi ProAsic 3, zaradi česar je ranljiva na več ravneh, kot so reprogramiranje kripto ključev in ključev za dostop, dostop do nešifriranega bitnega toka, spreminjanje silicijevih funkcij nizke ravni in pridobivanje konfiguracijskih podatkov.