Dom > Razstava > Vsebine

Mikroarhitekturni koncepti Povečanje hitrosti izvajanja

Mar 09, 2019

Ta preprosta serija korakov je zapletena zaradi dejstva, da je hierarhija pomnilnika, ki vključuje predpomnjenje, glavni pomnilnik in neobstojno shrambo, kot so trdi diski (kjer so programska navodila in podatki), vedno počasnejša od samega procesorja. Korak (2) pogosto uvaja dolgotrajno (v CPU pogojih) zamudo, medtem ko podatki pridejo preko računalniškega vodila. Veliko raziskav je bilo vloženih v modele, ki se v največji možni meri izogibajo tem zamudam. V preteklih letih je bil osrednji cilj vzporedno izvajanje več navodil, s čimer se je povečala dejanska hitrost izvajanja programa. Ta prizadevanja so uvedla zapletene logične in vezne strukture. Na začetku so se te tehnike lahko izvajale le na dragih mainframes ali superračunalnikih zaradi količine vezij, ki so potrebne za te tehnike. Ker je proizvodnja polprevodnikov napredovala, je bilo več teh tehnik mogoče izvajati na enem polprevodniškem čipu. Glej Moorov zakon.