Dom > Razstava > Vsebine

Sistem na čipu (SoCs) Design flow

Mar 08, 2019

Sistem na čipu je sestavljen iz strojne opreme, opisane v § Strukturi, in programske opreme, ki nadzoruje mikrokrmilniška, mikroprocesorska ali digitalna procesorska jedra signalov, perifernih naprav in vmesnikov. Zasnova toka za SoC je namenjena istočasnemu razvoju te strojne in programske opreme, znane tudi kot arhitekturno sooblikovanje. Projektni tok mora upoštevati tudi optimizacijo (cilje optimizacije) in omejitve.


Večina SoC-jev je razvita iz predhodno kvalificiranih specifikacij jedra IP komponente strojne opreme za elemente strojne opreme in izvedbene enote, skupaj "bloki", opisani zgoraj, skupaj z gonilniki naprav programske opreme, ki lahko nadzorujejo njihovo delovanje. Posebno pomembni so protokoli, ki poganjajo standardne vmesnike, kot je USB. Strojni bloki so sestavljeni z uporabo računalniško podprtih orodij za načrtovanje, zlasti elektronskih orodij za avtomatizacijo zasnove; moduli programske opreme so integrirani v programsko integrirano razvojno okolje.


Komponente sistemov-na-čipu so pogosto zasnovane tudi v programskih jezikih na visoki ravni, kot so C ++, MATLAB ali SystemC in pretvorjene v RTL modele s pomočjo visokotehnoloških (HLS) orodij, kot je C v HDL ali pretok v HDL. Produkti HLS, imenovani "algoritemska sinteza", omogočajo oblikovalcem, da uporabijo C ++ za modeliranje in sintetiziranje sistemov, vezij, programske opreme in ravni preverjanja, vse v enem jeziku visoke ravni, ki je splošno znan računalniškim inženirjem na način, ki je neodvisen od časovnih lestvic, ki so običajno določene v HDL. Druge komponente lahko ostanejo v programski opremi in jih je mogoče zbrati in vdelati v mehke procesorje, vključene v SoC, kot module v HDL kot jedra IP.


Ko je arhitektura SoC definirana, so vsi novi elementi strojne opreme napisani v abstraktnem jeziku opisa strojne opreme, imenovanem RTP (register transfer level), ki definira obnašanje vezja ali sintetizira v RTL iz jezika visoke ravni s sintezo na visoki ravni. Ti elementi so med seboj povezani v jeziku opisa strojne opreme, da se ustvari popolna zasnova SoC. Logika, ki je določena za povezavo teh komponent in pretvorbo med možnimi različnimi vmesniki, ki jih zagotavljajo različni ponudniki, se imenuje logika z lepilom.