Dom > Razstava > Vsebine

Sistem na čipu (SoCs) Izdelava

Mar 08, 2019

Zgoraj opisani netlisti se uporabljajo kot osnova za fizični tok (kraj in pot) za pretvorbo namenov oblikovalcev v zasnovo SoC. Skozi ta proces pretvorbe se zasnova analizira s statičnim časovnim modeliranjem, simulacijo in drugimi orodji, da se zagotovi, da izpolnjuje določene operativne parametre, kot so frekvenca, poraba energije in disipacija, funkcionalna celovitost (kot je opisana v kodi prenosne ravni registra) in električna. celovitosti.


Ko so odpravljene vse znane napake, ki so bile ponovno preverjene in so opravljeni vsi fizični pregledi projektov, se datoteke fizičnega oblikovanja, ki opisujejo vsak sloj čipa, pošljejo v prodajalno maske v livarstvu, kjer bo jedkano polno stekleno litografsko masko. . Ti se pošljejo v obrat za izdelavo rezin za izdelavo kock SoC pred pakiranjem in testiranjem.


SoC lahko izdelamo z več tehnologijami, vključno z:


Popolna ASIC po meri

Standardna celična ASIC

Polje s programirljivimi polji (FPGA)

ASIC porabijo manj energije in so hitrejši od FPGA, vendar jih ni mogoče reprogramirati in so drage za izdelavo. Konstrukcije FPGA so primernejše za manjše prostore, vendar po dovolj enotah proizvodnje ASIC zmanjšajo skupne stroške lastništva.


SoC modeli porabijo manj energije in imajo nižje stroške in večjo zanesljivost kot sistemi z več čipi, ki jih zamenjujejo. Z manjšim številom paketov v sistemu se zmanjšajo tudi stroški montaže.


Kot pri večini zelo obsežnih integracijskih modelov (VLSI) pa je skupni strošek [potrebno pojasnilo] višji za en velik čip kot za isto funkcionalnost, ki je razdeljena na več manjših čipov, zaradi nižjih donosov [potrebna pojasnila] in večjih ne - ponavljajoči se stroški inženiringa.


Kadar ni mogoče izdelati SoC za določeno aplikacijo, je alternativa sistem v paketu (SiP), ki obsega več čipov v enem paketu. Ko je proizveden v velikih količinah, je SoC stroškovno učinkovitejši od SiP, ker je njegova embalaža enostavnejša. Drug razlog, zaradi katerega je SiP lahko prednosten, je lahko odpadna toplota previsoka v sistemu na čipu za dani namen, ker so funkcionalne komponente preblizu skupaj in v toploti SiP se bolje odvaja iz različnih funkcionalnih modulov, ker so fizično bolj oddaljene .