Dom > Razstava > Vsebine

Sistem na čipu (SoC) Metodologije

Mar 08, 2019

Sistemi na čipu so modelirani s standardnimi tehnikami verifikacije in validacije strojne opreme, vendar se dodatne tehnike uporabljajo za modeliranje in optimizacijo alternativnih načrtov SoC, tako da je sistem optimalen glede na večkriterijsko analizo odločitev o zgoraj navedenih optimizacijskih ciljih.


Razporejanje opravil

Razporejanje nalog je pomembna dejavnost v katerem koli računalniškem sistemu z več procesi ali nitmi, ki si delijo eno procesorsko jedro. Pomembno je zmanjšati § Latency in povečati § Propusnost za vgrajeno programsko opremo, ki deluje na SoC-ovih procesorskih jedrih. Vsaka pomembna računalniška dejavnost v sistemu na čipu se ne izvaja v programski opremi, ki deluje na procesorjih na čipu, vendar pa lahko načrtovanje bistveno izboljša izvajanje nalog, ki temeljijo na programski opremi, in drugih nalog, ki vključujejo skupne vire.


SoC-ji pogosto načrtujejo naloge v skladu z načrtovanjem omrežja in algoritmom naključnega razporejanja.


Cevovodi

Za širšo pokritost te teme glejte Cevovod (računalništvo).

Naloge strojne in programske opreme so pogosto oblikovane v procesorju. Pipeliniranje je pomembno načelo za pospešitev računalniške arhitekture. Pogosto se uporabljajo v grafičnih procesorjih in procesorjih RISC (razvoj klasičnega cevovoda RISC), uporabljajo pa se tudi za specifične naloge, kot so digitalna obdelava signalov in multimedijske manipulacije v okviru sistemov na čipu.


Verjetnostno modeliranje

Sistemi na čipu so pogosto analizirani s pomočjo verjetnostnih modelov, teorije čakalnih vrst, omrežij čakanja in markovskih verig. Na primer, Littleov zakon dovoljuje SoC stanja in NoC pufre, da se modelirajo kot procesi prihoda in analizirajo skozi Poissonove naključne spremenljivke in Poissonove procese.


Markovske verige

SoC-ji so pogosto modelirani z Markovimi verigami, tako diskretnimi časovnimi kot kontinuiranimi časovnimi različicami. Markovsko modeliranje verige omogoča asimptotično analizo porazdelitve moči, toplote, latence in drugih faktorjev v sistemu na čipu, da se omogoči optimiziranje projektnih odločitev za običajen primer.