Dom > Novice > Vsebine

Metoda usklajevanja naprave za načrtovanje CMOS analognega integriranega vezja

Jan 17, 2018

Zaradi negotovosti in naključnih napak ali napak pri gradientu so nekatere cevi, ki so v teoriji popolnoma enake in so dejansko deviantne, proizvedene v procesu integriranega vezja. To odstopanje se imenuje neusklajenost naprave. Značilnosti neusklajenosti močno vplivajo na značilnosti analognih vezij. Natančen opis analognih vezij je zelo pomemben za načrtovanje analognih vezij. S stalnim razvojem polprevodniške tehnologije in krčenjem predelovalne dimenzije porazdelitev strukture naprave in električnih parametrov, ki jih povzroča porazdelitev procesnih parametrov, neposredno povzroča neusklajenost naprave in zmanjšanje pridelka. Zato je neusklajenost komponent, ki jo povzroča porazdelitev procesnih parametrov, dejavnik, ki ga je treba upoštevati v postopku načrtovanja postavitve. V tem članku so predstavljena pravila načrtovanja ujemanja naprav za zasnovo postavitve analognih vezij in se osredotoča na veščine in metode ustreznih elementov, kot so tranzistorji, upori in kondenzatorji, pri načrtovanju postavitve analognih vezij.


1. Načrtovanje metode ujemanja osnovne postavitve naprave

Analogno vezje CMOS v glavnem proizvaja nekaj zelo natančnih napetostnih in tokovnih signalov. V teh analognih tokokrogih obstajajo visokonapetostni in veliki tokovni signali. Vpliv nekaterih virov hrupa na nekatere občutljive signale je ključ oblikovanja vezja. Istočasno se je po vstopu v globok submikronski proces razvilo nekaj analognih tokokrogov v smeri nizke napetosti, majhnega toka in visoke hitrosti. Zato je zelo pomembno, kako narisati natančno postavitev, ki ustreza simulaciji analognega vezja. V tem prispevku bomo v glavnem uvedli osnovni način ujemanja cevi, MOS cevi, odpornosti in kapacitivnosti pri načrtovanju analognega vezja.


1.1 Ujemanje postavitve naprave

Pravila za ujemanje lahko pomagajo inženirjem postaviti natančne širine in dolžine tranzistorjev v analognih vezjih ter natančne vrednosti upora in kapacitivnosti, tako da ima čip analognih vezij zelo dobro funkcijo.


1.1.1 Ustrezno pravilo

Pravila ujemanja oblike in smeri postavitve analognega kroga so enaka, postavitev nekaterih občutljivih naprav pa mora upoštevati tudi pravila ujemanja postavitve. Na splošno je treba upoštevati tehnike oblikovanja sestavnih delov v naslednjih vidikih:

(1) Velikost elementa: nepravilnost naprave majhne velikosti povzroči odstopanje naprave. Povečanje velikosti lahko poveča odstotek ujemanja med dvema ustreznima elementoma. Toda, ko je velikost prevelika, bo povečala nekatere parazitske učinke, kot je parazitska kapacitivnost.

(2) Smer: razlika v prečnem procesu (gradient difuzije, temperaturni gradient, odstopanje poravnave maske itd.) Bo povzročil ujemanje naprave. Ko je komponenta blizu in smer je konsistentna, se lahko zmanjša neusklajenost, ki jo povzroča prečna procesna napaka. Najbolj podobni elementi morajo imeti enako obliko, enako velikost, tesen grozd in isto smer.

(3) Temperatura: obstoj elementov disipacije moči na čipih bo povzročil neujemanje sestavnih delov, saj bo odvajanje moči velikih uporov ali velikih naprav povzročilo temperaturne nagibe na čipu. Na primer, temperatura priključka naprave z visoko močjo bo nekaj stopinj višja kot pri drugih napravah, obrnjen nasičeni tok bipolarnega tranzistorja pa je močno odvisen od temperature. Zato morajo biti naprave, ki zahtevajo ujemanje v načrtu postavitve, enake viri toplote, zlasti za ključne komponente v tokokrogu, kot je diferencialna cev za odvajanje.

(4) Položaj kontaktne luknje: včasih se položaj stikalne luknje naprave ujema s slabim, kot je prikazano na sliki, odpornost je v obliki sedla, ko se odstopanje kontaktne luknje zaradi stopnje procesa povečuje, upor se poveča, medtem ko se drugi upor se zmanjša, kar ima za posledico dve uporovni ujemajoči spremenljivki razliko v zasnovi, da se prepreči uporaba te oblike odpornosti.

1.jpg

(5) Kovinska žica: glede na refleksijo in difrakcijo svetlobe, da se zmanjša odstopanje vmesnega procesa, mora biti približno okoli ključnih številk približno enako, da bi se izognili velikosti ključnih grafik, na katere vpliva izpostavljenost.


Na primer, v tranzistorju je potrebna natančna natančnost, ki preprečuje, da bi skozi žično območje aktivirali kovinske žice; vodi skozi tranzistor natančnost ujemanja ni visoka, vendar je treba dodati (navidezno) žico, tako da žice enake dolžine vzdolž kanala iz iste lokacije v vsakem ustreznem delu matrike.