info@panadisplay.com
Drakula Jezik

Drakula Jezik

Jan 15, 2018

Prvi korak za uporabo Dracule je tudi ključni korak, ki je ustvariti datoteko ukazov (pravila datoteke), ki je v skladu s svojo tehnologijo postavitve, in izvlečite podatke o postavitvi prek ukazne datoteke Dracula, da oblikujete tabelo omrežja postavitve. V procesu sestavljanja, če Dracula najde napako, se bo napačna vrsta pozvala, ukazna datoteka pa se bo razkrila glede na informacije, dokler ni popolnoma prenesena. Postopek validacije postavitve Dracula je prikazan na sliki 2.

2.png

Struktura ukazne datoteke Dracula je sestavljena iz naslednjih štirih delov (vsak blok se začne z "* ime bloka", se konča z "* END" in je komentirano obnašanje naslova podpičja).

1) opisni blok: vključno s potjo in imenom vhodnih in izhodnih datotek, ime celice najvišjega nivoja, ki ga je treba zaznati, ime sistema postavitve CAD, faktor lestvice grafične enote in način izvajanja.

3.png

V disku IN DISK napišite ime datoteke GDS iz izhoda Stream in napišite pot, če se ne izvaja pod trenutno potjo.

V DISK = / dom / celica - desig n / xx x. gds

2) blok vnosne plasti: številka GDS v postavitvi ustreza številu plasti v ukazni datoteki (računalnik samo identificira številko nivoja GDS in nima nič opraviti z imenom določenega sloja). kot

4.png

V nasprotnem primeru LVS ne more normalno delovati. Komandne datoteke morajo biti tesno povezane s procesom, za različne procese pa so potrebni različni ukazni dokumenti.

3) operacijski blok: glavni del ukazne datoteke. Izvleček postavitve, skupaj s specifičnim procesom, strukturo postavitve, da se identificirajo različne komponente in povezave na zemljevidu. Z logičnimi topološkimi razmerji med sloji in In, In, Not, Inside, Enclose in drugimi ukazi vzpostavljamo razpoznavni sloj, povezavo naprave in elektrode naprave. Izvleček vezja postavitve je pomembno sredstvo za preverjanje postavitve, ki regenerira vezje glede na informacije o postavitvi. V operacijskem bloku orodja Dracula se logično delovanje kombinacije prvotnega sloja, vnaprej zgrajene plasti in vhodnega sloja uporabi za identifikacijo komponent in mrežne tabele, ki tvorijo linijo. Kot primer je proces Pwell-CMOS.

5.jpg

6.png

Z zgornjim ukazom se generira sloj prepoznavanja in določi povezovalna plast.

* * * * CONN ECT LIST * * * *;

7.png

Nazadnje, NMOS cev in PMOS cev lahko identificiramo z opisom komponent.

8.png

Pri delovanju bloka bomo na čip tehnologiji in strukturo naprave opredelili, izvirnik v fiziki, ne vsaka izdaja povezana ekstrakcija v različnih osnovnih elementov v integriranem vezju, in vezje princip omrežja zasnovo diagramov na isti ravni tranzistor, lahko postane predmet primerjave. Zato je treba vse komponente, ki se uporabljajo pri načrtovanju tokokroga, razložiti v delovnem bloku.


V integriranih vezjih CMOS so osnovne naprave NMOS, PMOS, MOS kondenzatorji, polisilikonski upori, difuzijski upori in diode. V integriranih vezjih BiCMOS obstajajo tudi NPN in PNP. Če na primer uporabimo najpreprostejšo MOS cevko, se lahko polisilik uporablja kot "in" difuzijskega območja N + ali P +, ki je definiran kot cev NMOS ali PMOS. Vendar pa vse naprave nimajo tako jasnih strukturnih značilnosti, nekatere naprave pa imajo nekoliko drugačno definicijo. V nadaljevanju je podrobna analiza polisilicijeve upornosti kot primera. Pri oblikovanju čipa se lahko polikristik uporablja tudi kot povezava, razen kovine. Zato moramo vključiti polisilikon, ko definiramo povezovalno plast. Dejansko ni nobene razlike med polisilikonsko povezavo in polisilionskim uporom pri realizaciji procesa. Fizično so vse enake. Uporabljajo le različne fizikalne lastnosti polisilicija za doseganje različnih funkcij. Na ta način odpornost na polisilicije ne moremo neposredno izvleči iz postavitve. Rešitev je, da umetno dodamo raven, ki temelji na lokaciji polisilicijevega upora na postavitvi, da se razlikuje od splošne polisilicijeve črte. Ko je napisana LVS datoteka, je polisilicija odpornost mogoče dobiti z uporabo polisilicija in dodane faze "in". Metoda izločanja polisilikonske odpornosti se uporablja tudi pri različnih drugih napravah, vključno z difuzijskimi upori, diodami in triodami.


Za neobičajne procese CMOS in BiCMOS bodo v tokokrogu določene posebne naprave. Na primer, v številnih visokonapetostnih čipih integriranih vezij bo na voljo nov tip napajalne naprave, kot je LDMOS, ki je integriran znotraj čipa. Struktura teh posebnih naprav je zelo zapletena, zato je zelo natančno in dolgotrajno uporabiti natančno definicijo izjave, te naprave pa je mogoče razložiti z metodo, ki je podobna odkrivanju polisilikonske odpornosti. Ker je število takšnih naprav zelo majhno, ga lahko ločite z dodatnim slojem. Napravo je mogoče podrobno opredeliti in z ročnim pregledom doseči namen inšpekcije. Inšpekcija LVS je namenjena predvsem zagotavljanju pravilnosti povezave med temi napravami in drugimi napravami. Sledi podroben uvod v naprave LDMOS v visokonapetostnem integriranem vezijskem čipu.

9.png

10.jpg

LDMOS je transverzalna kratkotokanalna večkanalna naprava, ki se v visokonapetostnih integriranih vezjih široko uporablja pri visokonapetostnih in nizkih tokovnih poljih. Kot je prikazano na sliki 3 in sliki 4, v primerjavi s CMOS prehoda je med območjem vira in območjem puščanja LDMOS zasnovan visok odporni sloj, imenovani območje vdora, da bi se izboljšala njegova sposobnost odporne napetosti. Kompleksna struktura visokonapetostnih naprav se v glavnem nanaša na kompleksnost procesa. Toda z vidika ekstrakcije jezik Drakule potrebuje topologijo postavitve in operacijo je mogoče ločiti od procesa. Zato je v procesu sestavljanja ukazne datoteke LVS potrebno le obdelati grafično strukturo LDMOS-a. Za prepoznavanje komponent uporabljamo jezik Dracula in mrežo povezujemo z mrežami. LDMOS cev se izvleče iz naslednjega programa.

11.png

4) risalni blok (neobvezno): pošljete izhodno datoteko v napravo, kot je ploter. Ukazna datoteka je neposredno povezana s preverjanjem natančnosti višine, opustitve, napačne navedbe, napačne vse vplivajo na oblikovanje prve uspešne stopnje in časa na trg.