Dom > Novice > Vsebine

Zasnova celotnega modela po zaslugi platforme sistema Zeni EDA

Jan 04, 2018

1. Osnovni pojmi

1.1 Ozemlje

Postavitev je proces načrtovanja transformacije tridimenzionalne trdne strukture v dvodimenzionalno geometrijsko sliko. To je niz medsebojno integriranih grafik, z različno postavitvijo, ki ustreza različnim korakom procesa, in vsak sloj je predstavljen z različnimi vzorci. Vključuje povezane fizične informacije o velikosti vezja, topologiji vsake plasti in drugih napravah. To je končni rezultat, ki ga oblikovalec dostavi v obrat.


1.2 Postavitev načrta

Pretvori vse komponente, vključno s tranzistorji, upori, kondenzatorji in tako naprej, v informacije o postavitvi, potrebne za proizvodnjo integriranih vezij. V glavnem gre za korake grafične delitve, načrtovanja postavitve, postavitve in ožičenja ter stiskanja. Oblika načrta je potreben korak za doseganje proizvodnje integriranega vezja. Ne samo, da je povezana z funkcijo integriranega vezja, temveč vpliva tudi na zmogljivost, stroške prostora, porabo energije in zanesljivost integriranega vezja v določeni meri. Oblika načrta je most integriranega vezja od zasnove do proizvodnje.


1.3 Izvajanje integriranega vezja

Izvedba integriranega vezja lahko razdelimo na polno prilagajanje (Full-Custom) design in pol prilagoditev (Semi- Custom). Semi po meri načrt vključuje vrata array design, vrata in morja design, standardno celično zasnovo, oblikovanje bloka in programabilne logične naprave design. Celoten način oblikovanja po meri temelji na grafičnem sistemu medsebojnega delovanja človeka, ki ga oblikovalec oblikuje iz grafike in dimenzij vsake polprevodniške naprave do postavitve in usmerjanja celotne postavitve. Značilnosti celotnega modela po meri so optimizirati parametre vezja in parametre postavitve za vsako komponento ter doseči najboljšo učinkovitost in najmanjšo velikost čipa, kar prispeva k izboljšanju integracije in zmanjšanju proizvodnih stroškov. S stalnim napredovanjem avtomatizacije zasnove, popolnega oblikovanja po meri

Delež se zmanjšuje iz leta v leto.



2. Kratek uvod v devetdnevni sistem EDA

Uporaba Huada elektronskega podaljšanja devet dni EDA sistem je obsežno integrirano vezje design EDA orodja, ki jih je razvila Kitajska in je združljiv z mednarodnim mainstream EDA sistem, integriranega vezja oblikovanje lestvice za podporo milijone vrat, lahko standard mednarodni splošni format podatkov pretvorba, je bila uporabljena v več kot 20 kolegijev in univerz v komercialnem podjetju integriranega vezja in jugovzhodne univerze na Kitajskem, še posebej igra vlogo pri oblikovanju in simulaciji visokohitrostnega integriranega vezja, je uspešno razvil številne praktične čipe integriranega vezja . V glavnem vključuje naslednje dele: orodje za urejanje diagramov ZeniSE (shematski urednik), lahko je pretvorba v formate EDIF, podpora za vgrajeno simulacijo za tretje osebe v Spiceu); ZeniPDT (fizično oblikovanje orodje) urednik postavitve; lahko poskrbi za urejanje večtočkovne enote, in lahko podpira milijone velikosti vrat orodje za preverjanje postavitve zemljevida (Physical Design Verification ZeniVERI; Tools), ki ga je mogoče uporabiti v preverjanju pravil za preverjanje pravila geometrijskega oblikovanja (DRC) (ERC) logični netlist in primerjava netlistov (LVS), kot je modul orodij za načrtovanje postavitve, je ZeniPDT, ima hierarhično kontrolo pravilnika oblikovanja in možnost spletnega urejanja procesov oblikovanja in zagotavlja vmesnik, kot je prikazano na sliki 1, za pisanje standardnih podatkov,

1.png


3. Primeri oblikovanja

Vsak od sistemov digitalnega vezja CMOS je sestavljen iz neke osnovne logične enote (ne, vrat NAND in vrat), osnovna zasnova postavitve celic pa temelji na zasnovi tranzistorskega nivoja vezja. V načrtu postavitve vključuje oblikovanje oblike maske, kako urediti lokacijo tranzistorja, lokacijo kontaktne luknje in lokacijo signalnega vodnika. Naslednje je zasnovano za primer sprožilca D za pridobivanje podatkov.


3.1 Krmilni diagram in delovno načelo D flip-flopa

D, kot je prikazano na sliki 2, je ta diagram vezja zasnovan skozi ZSE modul devetdnevnih sistemskih orodij EDA, osnovno delovno načelo je: prvi sklop CLB = 1, če je signalni signal CLK = 0, signali DATA v glavni register enota z vodenjem TG1, iz registra zaradi prevodnosti TG4 in tvorjenja zaprte zanke, zapahne prvotni signal, izhodni signal iz CLK, da se ohranja konstantna, ko je skok 0 na 1, glavna registrska enota zaradi TG2 prevodnosti in oblike z zaprto zanko zaklepa DATA signal za polovico vhodnega signala, to tudi s TG3 prek vrat NAND in dosežen pretvornik. Q. Ko se CLK spremeni od 1 do 0, d flip-flop vstopi v vhodni signal in zaklene izvirni izhod država. Včasih je treba nastaviti pomnilniško enoto in signal CLB v vezju deluje kot sprožilec za 0 naloge. Ko je CLB = 0, je bil izhod dveh prisiljen na 1 NAND vrata v 0 ali 1, ne glede na uro, je izhodni priključek Q nastavljen na 0.


3.2 Načrtovanje postavitve podenote sprožilca D

Sprožilec D je prikazan na sliki 2, sestavljen iz petih pretvornikov, dveh vrat NAND, dveh vrat za prenos in dveh kontroliranih pretvornikov. Izberite ustrezno postavitev logične vratne enote in jih uporabite za oblikovanje sprožilca D.

2.png


Za popolnoma prilagojeno načrtovanje postavitve IC potrebujemo delovne platforme, vključno z načrtovanjem strojne opreme, zasnovo programske opreme EDA ter procesnimi dokumenti in datotekami pravil za načrtovanje postavitve. Oblikovalna strojna oprema tega d flip-flopa je delovna postaja SUN Ultra10, programska oprema za oblikovanje je devetdnevni sistem EDA in uporabljen je CMOS-proces s silicijevim omrežjem 0,6um.


CMOS pretvornik je najbolj osnovna enota v digitalnem vezju, ki je sestavljena iz dveh komplementarnih MOS cevi. Zgoraj je PMOS cev (obremenitvena cev), naslednja pa je NMOS cev (pogonska cev). Logične funkcije vezij inverterja lahko razširijo osnovna logična vezja, kot so "ne", "ne" in tako naprej, nato pa dobijo vse vrste kombinacijskih logičnih vezij in zaporednih logičnih vezij.


V diagramu vezja je črta, ki poteka med končnimi točkami vsake naprave, predstavljena s preprostim presečiščem dveh vrstic. Toda za specifično razporeditev fizične postavitve moramo biti zaskrbljeni zaradi fizičnih medsebojnih razmerij med različnimi sloji medsebojnih povezav. V silicijevem CMOS procesu ni mogoče neposredno povezati vrste N in difuzijskega tipa P.

Zato mora obstajati način povezovanja enostavnega uhajanja med fizično strukturo in fizično strukturo. Na primer, v fizični postavitvi je potrebna vsaj ena povezava in dve kontaktni luknji. Žica je običajno narejena iz kovinskih linij. Razporeditev lokalnega simbola pretvornika, kot je prikazano na sliki 3 (a), je mogoče dobiti. Podobno lahko vir MOS cevi povežemo z enostavno povezavo med VDD in zemeljskim VSS preko kovinske žice in kontaktne luknje. Kot je prikazano na sliki 3 (b), električni vod in ozemljitvena žica običajno uporabljajo kovinsko žico, mrežno povezavo pa lahko opravi preprost polisilikonski trak. Na sliki 3 (c) je prikazana inverzna postavitev končnega simbolnega kroga, ki ga nariše devetdnevno orodje za načrtovanje postavitve, kot je prikazano na sliki 4. Postavitev drugih osnovnih enot se lahko določi s tem.

3.png

4.png


3.3 Postavitev načrta D flip-flopa

Najprej je zgrajena knjižnica z imenom DFF, vsaka postavitev enote pa je shranjena v knjižnici DFF, v knjižnici pa je nastavljena nova enota z imenom DFF. Podenote se kličejo, razporejena je postavitev ustreznega sprožilca D, ki ji sledi povezava med enotami. Prva plast se uporablja predvsem v kovini, kovini 2 in kontaktni luknji za poliizlikonsko napeljavo se uporablja za povezavo aktivne regije in 1 kovine skozi luknje za povezavo kovin 1 in kovine 2 med polisilikom in polisilikom ter istim kovinskim slojem, ki je neposredno povezan po zaključku načrta postavitve in nato končno po preverjanju postavitve sprožilca D, kot je prikazano na sliki 5, uporabite orodje za preverjanje postavitve ZeniVERI.

5.jpg