Dom > Novice > Vsebine

Zasnova IC Layout temelji na platformi programske opreme Zeni EDA

Dec 22, 2017

1. Priprava zasnove IC postavitve

Izvedba načrta diagramov vezij v načrtu vezja, v načrtovanje postavitve integriranega vezja, zasnova IC orodja sistema orodja EDA, ki temelji na platformi, se mora opreti na tehnologijo, ki odraža pravila načrtovanja postavitve, določene v proizvajalcu, tako v načrtu postavitve pred potrebo narediti naslednje delo:

①Uporaba modula za urejanje postavitve in orodja za preverjanje postavitve postavitve v devetdnevnem sistemu EDA. Slika 1 prikazuje osnovni postopek načrtovanja postavitve v okolju ZeniLE. Postopek validacije postavitve za ZeniVERI je prikazan na sliki 2.

② Preberite in razumite pravila načrtovanja postavitve. Pravila oblikovanja električnih lastnosti geometrije pri izdelavi sprejemljivih zahtev in jih je mogoče doseči, so ta pravila vezje med oblikovalci in procesnimi inženirji, da bi omejili vsa druga sredstva za stike, pravila oblikovanja načrta za standardizacijo oblikovanja in uporabo teh pravil v najboljši prinesi in zagotovi zanesljivost tokokroga pod predpostavko čim več prostora za postavitev.

③ Ukazna datoteka za preverjanje postavitve (ukazna datoteka) je zasnovana. Validacija postavitve zahteva štiri datoteke (DRC, ERC, NE in LVS) za podporo, devetdnevni EDA sistem pa podpira Draculo obliko ukazne datoteke.

④Če se za oblikovanje postavitve uporablja semi standardna enota, je za njeno podporo potrebno postaviti knjižnico postavitve z enotno višino osnovne enote. Te enote so lahko različne vrste vratnih vezij ali flip flopov, polnomerov, registrov in drugih funkcijskih vezij. Na podlagi prve tri priprave lahko grafično knjižnico nastavimo. Način prilagajanja lahko poenostavi oblikovanje in zmanjša cikel načrtovanja.

1.png

2. Postavitev načrta postavitve IC

Sedaj devet dni sistem EDA ne more samodejno ustvariti postavitve samodejno, v modulu za urejanje postavitve ZeniLE pa je potrebna ročna postavitev. Postavitev integriranega vezja vključuje postavitev, konfiguracijo enote in ožičenje. Na splošno mora biti postavitev smiselna, da je enota ustrezno konfigurirana in da je ožičenje primerno.

2.1 postavitev mora biti razumna

Racionalnost načrtovanja integriranega vezja se nanaša na racionalnost zahtev delovanja čipa in logiko postavitve pinout IC je sestavljen iz različnih mrežnih registrskih, cedentnih in kontrolnih logičnih vezij, lahko čip razdelimo na številne majhne regije, logično razporeditev komponent v vsako področje. Več meril za preučitev racionalnosti postavitve so:

① Ali se porazdelitev izženega konca uporablja ali je združljiva s povezanim vezjem; ne glede na to, ali je v skladu z zahtevanimi zahtevami izbrane linije lupine in lupine.

② Naprava s posebnimi zahtevami (npr. Simetrija, bližina ali daleč) je ustrezno urejena. Na primer, pri postavitvi kroga CMOS, bi morali poskušati ohraniti N območje N in N cevi daleč stran od druge, tako da zmanjšamo vrednost beta NPN, kar je še posebej pomembno za izhodno fazo.

③ Če je postavitev kompaktna, da bi povečali gostoto paketa, želimo, da je celoten čip čim bolj kvadraten.

④ Porazdelitev temperature mora biti razumna. Grelni element je običajno treba postaviti v sredino čipa.