Dom > Novice > Vsebine

LCD Touch Screen Controller

Dec 13, 2017

Krmilnik LCD-zaslona na dotik vključuje modul za podatkovni vmesnik, pomnilniški modul (FSMC_Ctrl (SDRAM_Ctrl), modul za tekoče kristale (TFT_Ctrl) in kontrolni modul za dotik (TOUCH_Ctrl), blokovni diagram, prikazan na sliki 2.

2.png

Delovni proces krmilnika LCD zaslona na dotik: mikroprocesor (STM32F407) preko FSMC vodila za pošiljanje podatkov v FPGA, modul FSMC_Ctrl za sprejem podatkov, časovni nadzorni modul SDRAM_Ctrl zapis pomnilnika SDRAM, časovno krmiljenje modula TFT_Ctrl iz SDRAM-a za branje podatkov v prikaz v realnem času. Modul TOUCH_Ctrl upravlja nadzorni čip ADS7843 in pošlje zbrane koordinate modulu FSMC_Ctrl, da počaka, da ga ARM redno pregleduje.


1. Modul za interakcijo podatkov

Modul za izmenjavo podatkov je ključni za realizacijo dvosmernega prenosa podatkov, FSMC vodila, vključno s signalom CS za izbiro čipa in zapisom WR, bralnim signalom RD, adresnim vodilom AB 25: 0 (način multipleksiranja), podatkovnim vodilom DB 15: 0 in naslov / podatkovni multipleksacijski nadzorni signal NADV (z uporabo multipleksirane naslovne linije). Med njimi je signal za izbiro čipa CS, branje in pisanje operacij WR signal RD signal običajno učinkovit pri nizki moči. Pri pisanju delovnega signala WR za nizko porabo, ARM pošlje naslov in podatke o tekočih kristalih prikazovalnika v DB vodilo, naslov zapaha na naraščajočem robu NADV signala in ustrezne podatke o naraščajočem robu WR signala, ki je prikazan na LCD za predpomnilnik SDRAM. Ko je RD signal branja za branje nizek, FPGA pošilja koordinate na dotik na vodilo DB. ARM izvede operacijo na dotik glede na koordinatno vrednost registrskega registra preslikavnega preslikave in diagram delovanja delovnega zaporedja FSMC je prikazan na sliki 3.

3.png


2. Modul za prikazovanje tekočih kristalov

V skladu s principom zaslona zaslona s tekočimi kristali, signal, ki ga upravlja ta modul, v glavnem vključuje signalni časovni piksel, sinhroni signal linije / polja in signal za omogočanje. V skladu s časovno zahtevo LCD-prikazovalnika je krmilni čas zaslona zasnovan z FPGA in realiziran je nadzor signala linije, signala okvirja in skritega signala.

Med njimi je zaporedje časov skeniranja sličic osnovano na HSYNC kot referenčna ura, HSYNC se uporablja kot signal za skeniranje linije, VSYNC pa je okvirni sinhronizacijski signal in nizek nivo je učinkovit. Vsak okvir je skeniran, efektivna površina sprednjega konca signala VSYNC je ramilno ramo (VBPD + 1), pri čemer je prednje ramilo (VFPD + 1), ki zapira zadnje okvirje, efektivni signal VSYNC, preden je visok nivoja (VSPW + 1), omenjenega signala širine pulznega signala okvirja. Med njimi sta VBPD, VFPD in VSPW zasnovana na referenčni uri HSYNC. Podobno velja za vsako vrstico skenirnih signalov tudi skrito hrbtno ramo (HBPD + 1), skrito sprednje rame (HFPD + 1), širino pulznega sinhronega signala (HSPW + 1) in uro piksla VCLK kot enota. Za LCD zaslone z ločljivostjo, se čas zaslona razlikuje od časa prednjega ramena, skrite rame in širine signalnega impulza. Gonilnik zaslona lahko spremeni samo različne LCD-zaslone s spreminjanjem teh parametrov.

Da bi lahko gonilnik zaslona LCD zaslona za različne ločljivosti, v jeziku strojne opreme FPGA Verilog z VCLK, VBPD, VFPD, VSPW, HBPD, HFPD, HSPW parametri na drugem LCD zaslonu z uporabo naslovne vrstice 2 vodila FSMC kot kontrolne parametre LCD zaslona. V aplikaciji je potrebno spremeniti le naslov registra kontrolne bitne mape, da bi izvedli konfiguracijo parametrov, ki je primeren za različne LCD zaslone in izboljša prenosljivost krmilnika. Diagram časovnega zaporedja prikaza tekočih kristalov je prikazan na sliki 4.

4.png

3. Pomnilniški modul

Pomnilniški modul vključuje modul za predprocesiranje podatkov, SDRAM krmilnik in predpomnilnik, predvsem za dokončanje shranjevanja vhodnih podatkov in branja prikazovalnih podatkov. Struktura pomnilniškega modula, prikazana na sliki 5.

5.png

4. Modul za predprocesiranje podatkov

Modul za predprocesiranje podatkov v glavnem vključuje integracijo in predpomnjenje podatkov. Ker je hitrost prenosa podatkov FSMC vodila precej nižja od delovne frekvence SDRAM, da bi rešili neusklajenost hitrosti med njimi, so pred shranjevanjem podatkov zapisani podatki v SDRAM, da se prepreči izguba podatkov.

Da bi zagotovili korespondenco med podatki in naslovom zaslona, preprečite napako pri prikazu, se podatki o naslovu in podatkih, prikazani s spajanjem, spajanje po tem, ko so zapisani v pufer FIFO (prvi v prvi vrsti, FIFO), postopek pisanja, da počaka za SDRAM.


5. Modul predpomnilnika

Modul predpomnilnika vsebuje dva posamezna pomnilnika (naključni dostopni pomnilnik, RAM), katerih glavna funkcija je doseči neprekinjene podatke o delovanju ping-ponga z dvema RAM-om, principom delovanja ping-ponga, kot je prikazano na sliki 6.

6.png

Da bi zagotovili neprekinjen prikaz izhodnih podatkov, v globini dveh notranjih SDRAM back-end FPGA klic za 2048, širino 16 RAM, prek enote za izbiro vhodnih podatkov podatkovne enote "in" enoto za izbiro pretočnih podatkovnih podatkov ", da se redno preklopi , po pomnilniku RAM-a podatkovni tok, ki se stalno pošlje v obdelavo enote za obdelavo podatkov.

Podatki vsakega okvirja na zaslonu, v prvem do dveh vrstičnem signalu pred prihodom sinhronega signala med predčiščenjem podatkov v SDRAM, RAM1 in RAM2 za pisanje podatkov vnaprej, tako da v prvem signalu omogočanja prihaja, lahko uspešno preberete prikaz podatkov RAM1, ki se zaključi takoj v vnaprej. SDRAM bere naslednje podatke vrstice v RAM1.

V drugih regijah za omogočanje signala DE se bere in prikaže RAM2, postopek pa je enak kot RAM1. Po drugi strani se RAM1 in RAM2 berejo in zapisujejo izmenično, da se dokonča neprekinjena proizvodnja podatkov.


6. krmilnik sdram

Ker LCD-zaslon zahteva neprekinjeno izpisovanje podatkov in ne prekinitev podatkov med vsakim omogočanjem signala, zato moramo za branje uporabiti SDRAM kot najvišjo prioriteto. V celotnem nadzoru SDRAM moramo osredotočiti na nadzor branja podatkov.

SDRAM krmilnik v glavnem nadzira inicializacijo, osveževanje, branje in pisanje operacij SDRAM, krmiljenje branja in pisanja SDRAM pa je jedro tega modula. To je ključ za izboljšanje stopnje posodabljanja podatkov in zmanjšanje bremena obdelave podatkov ARM.

Zato je zasnova krmilnika SDRAM v glavnem namenjena izboljšanju stopnje posodabljanja podatkov in zmanjšanju obeh vidikov obremenitve obdelave podatkov ARM.


Da bi izboljšali hitrost posodabljanja podatkov, je sprejet način za branje in pisanje delitve časa, da bi v celoti izkoristili čas mirovanja, ki ga zagotavlja podatkovni pufer. Med branjem SDRAM je nastavljen števec. Najvišja vrednost števca je M (M je vrstična pika različnih tekočih kristalov), tako da je mogoče učinkovite podatke zapisati RAM, da bi se lahko udobno brali.

Po eni strani se v procesu delovanja v SDRAM uporabi prebrani način branja, vsak bere 256 podatkovnih nizov, ki čakajo na naslednje branje, dokler se ne preberejo veljavni podatki; po drugi strani pa je v skladu z operacijami ping-ponga nastavljen ločen števec, najvišja vrednost je Y / 2 (Y za različne piksele pikslov), vsak zaključen števec obratovanja 1 števca ping-pong plus 1, ki se nabere na največjo nič da je prikaz podatkov končan, SDRAM počakati, da naslednji podatkovni okvir prikaže podatke.

V dveh čakalnih interval kontrolni krmilnik za obnovitev podatkovnega vodila SDRAM, zapisovanje delovanja SDRAM-a, skrajšanje čakalnega časa pri operaciji zapisovanja SDRAM, operacija pisanja z načinom porušitve pisanja, vsak poraz 1 zapisuje 8 podatkov, učinkovito ublaži nastali problem izgube podatkov FSCM visoke hitrosti in ne more vnašati podatkov pri shranjevanju pasovne širine SDRAM, izboljša hitrost posodabljanja podatkov.

Operacijski čas fiksnega osveževanja (N je prilagojen glede na ločljivost tekočih kristalov) v prvem obdobju N vrstic posameznih podatkov okvirja, ki zagotavlja, da se lahko vsa banka v SDRAM osveži v 64 ms, da se prepreči konflikt med operacijami osveževanja in branjem in pisati operacijo.


Da bi izboljšali hitrost posodabljanja zaslona, zmanjšali breme obdelave podatkov v tekočem kristalu ARM, bo v skladu z naslovom pomnilnika naslova blažilnika razdeljen na 4 plasti, vsaka plast ima 2 MB, krmilnik SDRAM z več multi-buffer delovanjem SDRAM da bi dosegli načrtovanje strojne opreme, njegov princip delovanja, kot je prikazano na sliki 7.

7.png

Pospeševalnik izvede prilagojeno logično kontrolo preko prilagojenih navodil in preglednih preglednic ter doseže različne operacije FPGA na podatkih, kot so izvajanje kompleksnih matematičnih operativnih funkcij, prenos podatkov iz enega mesta v drugega in večkrat opravljanje iste operacije.

V procesu prikaza tekočih kristalov, na eni strani, SDRAM bo razdeljen na 4 ravni, Bank1 kot dno, nato pa Bank2, Bank3, Bank4 preko več operacij, ne morejo spremeniti osnovne podlage prikaza, spremeniti varnostno območje prek prvega naslova navodil za posodobitev regije brez podatkov ARM za pošiljanje podatkov;

Po drugi strani pa je SDRAM razdeljen na 4 pufra. S pošiljanjem prilagojenih navodil uporabljamo pregledno tabelo za izvajanje matematičnih operacij na različnih podatkih o območju medpomnilnika in uresničevanje preglednega prikaza in drugih funkcij.

Shranjevanje podatkov pred prikazovnim okvirjem v Bank1, shranjevanje podatkov okvirja za prikaz v sistemih Bank2 in Bank3, prikazovanje konca zadnjih podatkov okvirja, prikazovanje podatkov naslednjega okvirja neposredno prek ukaza, zagotavljanje celovitosti podatkov o prikaznem okvirju in izboljšanje vizualni učinek LCD zaslona. Z večslojnim in večpufnim delovanjem se del obdelave podatkov dodeli FPGA za vzporedno obdelavo, da se zmanjša obremenitev obdelave podatkov ARM. V primerjavi s serijskim načinom obdelave ARM lahko izboljša hitrost posodabljanja.